未游网

Qucs是一款好用图形界面设计的电路模拟器。完全免费的、开源系统的，它的效果是适用各种各样电路设计种类，包含直流电，沟通交流，S参数，和谐波电流均衡剖析。
作用特性
图提示框
节点工作电压divided.V边上直流电压，电流根据，源V1、I。数据目录中只列举新项目可资金投入的图型。可以用的数据新项目，依据数字模拟客户实行您发觉以下型号的在DataSet中的新项目。
node.V-节点的节点直流电压
name.I-直流电电流根据组件的名字
node.v-交流电流节点的节点
name.i-沟通交流电流根据组件的名字
node.vn-沟通交流噪音工作电压节点的节点
name.in-根据组件名字的AC噪声电流
node.Vt-瞬态工作电压在节点的节点
name.It-瞬态电流根据组件的名字
大号[1,1]-S-主要参数的值
一定要注意：全部的工作电压和电流最高值和噪音电压有效值在1Hz网络带宽值。
数据统计，表格图
在表格图，由于一样尺寸的阻值和直流电压源造成1V。
变更组件的属性
假如想要更改的电阻，随后再转换回您的电路原理图，根据点一下divider.sch菜单栏上，按住F4快捷方式图标，或根据挑选模拟仿真数据统计/电路原理图菜单栏。以后双击鼠标R1电阻器。
R1电阻器元器件属性提示框
在组件属性提示框中给出组件的全部属性都能够编缉。一个简洁明了的叙述，及其有一个每一个属性中表明的勾选框可用以加上电路原理图(或属性名字合值的平面图掩藏它)。容许的属性值元器件值规范的(1000)，科学研究(1E-3)可以挑选或工程项目(1K)数字符号。
企业
欧母-电阻器/
S-時间/秒
S-氧化还原电位/西门子PLC
K-环境温度/开尔文
H-电感器/伯特
F-的电容器/法拉
HZ-工作频率/HZ
V-工作电压/伏
一个-电流/皮安
瓦-开关电源/瓦
M-长短/仪表盘(不能用单独，见下文)
可以用的工程项目后缀名
dBm的-10系统日志(x/0.001)
DB-10系统日志(X)
T-1012
摹-109
中等尺寸-106
K-103
米-10-3
U-10-6
-10-9
P-10-12
F-10-15
-10-18
一定要注意：全部企业和工程项目后缀名是大小写字母敏感性的，还需要留意在M.发生冲突特定之一mm时，可以应用mm。不可以一米(1M)特定将自始至终充当一个毫(工程项目标记)表述。
配备规定
源基本建设规定
Linux、MacOS、Windows、FreeBSD
Qt4纯净版=4、6（与qt3support）
C C语言编译器
autoconf版本2、64（最少）
GNUautomake1、7、0（最少）
Flex2、5、31（但最少2、5、9）
GNU的野牛1、875d
GNUM4（一切版本）
GNUgperf3、0.1
ADMS2、3、6
使用说明书
1、开启Qucs，如今Verilog标识下没有文档，大家只要将人们的verilog的.v文件复制回来qucs就能自动检索了。
2、一个verilog的半加器编码，这儿verilog标识下早已鉴别到咱们的文档了，假如qucs沒有更新在Projects下再次点一下一下工程项目的名称就能见到文档加上过来了。
3、随后鼠标单击一下这一main.v，以后电脑鼠标移到咱们的电路原理图上便会发生一个子电源电路，四个端口号，和大家软件里的2个键入2个导出一致。qucs非常漂亮!
4、随后大家开展一个数据的模拟仿真
5、留意，在digitalsimulation中大家必须将model的值改动为verilog,由于还有一个选择项是VHDL,因此理论上VHDL的编码也可以模拟仿真。
6、点一下OK以后大家即使做好工作了，随后模拟仿真一下，用真值表表明一下大家的半加器是不是恰当。